# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-004240

(43) Date of publication of application: 06.01.1999

(51)Int.CI.

H04L 12/40 H04L 12/56

H04L 29/00 H04L 29/14

(21)Application number: 09-154755

(71)Applicant: SONY CORP

(22) Date of filing:

12.06.1997


(72)Inventor: KATSURANO KENJI

#### (54) COMMUNICATION CONTROLLER

#### (57)Abstract:

PROBLEM TO BE SOLVED: To easily check a chip for executing a communication control by providing a generating means for generating data for test for testing whether a normal operation is performed or not and storing a packet processing means and generating means in one chip.

SOLUTION: In a test system for testing a LINK circuit and a PHY circuit, a LINK chip 1 incorporates a test circuit 1A and the test circuit 1A outputs test data. The LINK chip 1 is also equipped with a switch and is made to select either a host interface side or the test circuit 1A side in accordance with a control signal supplied from outside. The testing circuit 1A consists of a data generation circuit for test packet and this data generation circuit for test packet is made to generate and output the test data.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平11-4240


(43)公開日 平成11年(1999)1月6日

(51) Int.Cl. <sup>6</sup>		識別記号	FΙ				
H04L	12/40		H04L	11/00	320		
	12/56			11/20 13/00	1 0 2 Z Z		
	29/00						
	29/14		3 1 5 Z				
			審査請求	大請求	請求項の数 2	OL (全 7 頁)	
(21)出願番号		特顧平9-154755	(71)出願人	(71) 出願人 000002185			
			İ	ソニーを	朱式会社		
(22)出顧日		平成9年(1997)6月12日		東京都品	品川区北品川67	「目7番35号	
			(72)発明者	桂野 6	<b>*</b> =		
				東京都品	東京都品川区北品川6丁目7番35号 ソニ		
				一株式会	会社内		
			(74)代理人	弁理士	稲本 義雄		
						•	

#### (54) 【発明の名称】 通信制御装置

#### (57) 【要約】

【課題】 IEEE1394に準拠した通信制御を行うICのチェックを容易に行うことができるようにする。 【解決手段】 外部からのデータをIEEE1394に 準拠したパケットにパケット化するとともに、パケットをデータに復元するLINK回路が構成されたICであるLINKチップ1が、動作確認のためのテストデータを出力するテスト回路1Aを内蔵している。



#### 【特許請求の範囲】

【請求項1】 データをパケット化するとともに、パケ ットをデータに復元するパケット処理手段を有する、通 信制御を行う通信制御装置であって、

正常動作するかどうかをテストするためのテスト用のデ ータを生成する生成手段を備え、

前記パケット処理手段および生成手段が1チップに収め られていることを特徴とする通信制御装置。

【請求項2】 前記テスト用のデータをパケット化した 較する比較手段をさらに備え、

前記パケット処理手段、生成手段、および比較手段が1 チップに収められていることを特徴とする請求項1に記 載の通信制御装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、通信制御装置に関 し、特に、例えば、IEEE (Institute of Electrica 1 and Electronic Engineers) 1394などの規格に準 cuit) などに用いて好適な通信制御装置に関する。

#### [0002]

【従来の技術】例えば、IEEE1394の規格に準拠 した通信制御を行う通信制御装置は、アプリケーション とのインターフェイスとして機能するとともに、データ を1パケット相互間の変換を行うLINK回路 (リンク 回路)と、LINK回路からのパケットをケーブルを介 して送信するとともに、ケーブルからのパケットを受信 し、LINK回路に供給するPHY回路 (PHYsical lay erドライバ回路)とから構成される。LINK回路とP HY回路は、別々のICとして構成される場合もある し、また、両者を一体化した1のICで構成される場合 もある。

【0003】LINK回路およびPHY回路には、通常 の動作を行う通常モードの他、正常動作するかどうかを テストするためのテストモードが、一般に用意されてい る。

【0004】図6は、LINK回路とPHY回路とが、 例えば別々のチップで構成される場合の、そのLINK 回路およびPHY回路をテストするテストシステム(シ ステムとは、複数の装置が論理的に集合したものをい い、各構成の装置が同一筐体中にあるか否かは問わな い)の一例の構成を示している。

【0005】外部コントローラ100は、LINKチッ プ101および102、並びにPHYチップ3および4 が正常動作するかどうかを確認するためのテストデータ (テスト用のデータ) を、例えば、LINKチップ10 1に出力する。LINKチップ101上には、LINK 回路が構成されており、外部コントローラ100からの テストデータを、PHYチップ3に出力する。PHYチ 50

ップ3上には、PHY回路が構成されており、LINK チップ101からのテストデータを、例えば、IEEE 1394の規格に準拠して、ケーブル5に出力する。ケ ーブル5に出力されたテストデータは、PHYチップ3 と同様に構成されるPHYチップ4で受信され、さら に、LINKチップ101と同様に構成されるLINK チップ102を介して、外部コントローラ100に供給

2

【0006】外部コントローラ100は、テストデータ ものを復元したデータと、前記テスト用のデータとを比 10 をLINKチップ101に送信した後、LINKチップ 102からテストデータを受信すると、両者を比較し、 その比較結果に基づいて、LINKチップ101および 102、並びにPHYチップ3および4が正常動作して いるかどうかをチェックする。

【0007】なお、上述の場合においては、テストデー タを外部コントローラ100に出力するとともに、PH Yチップ3および4を介して、LINKチップ102か ら出力されるテストデータを、外部コントローラ100 で受信するようにしたが、その他、テストデータは、外 拠した通信制御を行う1チップのIC(Integrated Cur 20 部コントローラ100において、LINKチップ102 に出力し、LINKチップ101から受信しても良い。

> 【0008】また、チェックは、外部コントローラ10 0と、LINKチップ101または102それぞれとの 接続点に、例えば、ロジックアナライザなどの測定器を 接続して行うようにすることなども可能である。

> 【0009】さらに、LINKチップ102が出力する テストデータは、外部コントローラ100以外の外部コ ントローラで受信するようにすることなども可能であ る。

【0010】図7は、図6のLINKチップ101およ 30 び102の構成例を示している。

【0011】ホストインターフェイス(Host I/ F) 13は、外部コントローラ100との間でデータを やりとりするためのインターフェイスとして機能し、外 部コントローラ100からのデータを、パケットデータ 生成/検出回路15に出力し、また、パケットデータ生 成/検出回路15かちのデータを、外部コントローラ1 00に出力するようになされている。パケットデータ生 成/検出回路15は、ホストインターフェイス13から 40 のデータを、IEEE1394の規格に準拠したパケッ トにして、トランスミッタ16に出力し、また、レシー パ17からのパケットを、元のデータに復元して、ホス トインターフェイス13に出力するようになされてい る。トランスミッタ16は、パケットデータ生成/検出 回路15からのパケットを、RHYインターフェイス (RHY I/F) 18に出力するようになされてい る。レシーパ17は、RHYインターフェイス18から のパケットを、パケットデータ生成/検出回路15に出 力するようになされている。RHYインターフェイス1

3は、RHYチップ3(または4)との間でデータをや

りとりするためのインターフェイスとして機能し、トラ ンスミッタ16からのパケットを、RHYチップ3(ま たは4) に出力し、また、RHYチップ3(または4) からのパケットを、レシーバ17に出力するようになさ れている。

【0012】いま、以上のように構成されるLINKチ ップ101および102において、LINKチップ10 1 側からテストデータが送信され、LINKチップ10 2側で、そのテストデータが受信されるものとすると、 外部コントローラ100からのテストデータは、LIN Kチップ101に供給される。

【0013】LINKチップ101では、外部コントロ ーラ100からのテストデータが、ホストインターフェ イス13を介して、パケットデータ生成/検出回路15 に供給される。パケットデータ生成/検出回路15で は、テストデータがパケットにされ、トランスミッタ1 6に供給される。トランスミッタ16では、パケットデ ータ生成/検出回路15からのパケットが、PHYイン ターフェイス18を介して、PHYチップ3に送信され る。

【0014】そして、このパケットは、PHYチップ3 から、ケープル5およびPHYチップ4を介して、LI NKチップ102で受信される。LINKチップ102 では、そのパケットが、PHYインターフェイス18を 介して、レシーバ17に供給される。レシーバ17は、 そのパケットを、パケットデータ生成/検出回路15に 出力し、パケットデータ生成/検出回路15では、レシ ーバ17からのパケットが、元のテストデータに復元さ れる。このテストデータは、ホストインターフェイス1 3を介して、外部コントローラ100に出力される。

[0015]

【発明が解決しようとする課題】以上のように、従来に おいては、LINKチップ101および102、並びに PHYチップ3および4が正常動作しているかどうかを チェックするのに、テストデータを出力する外部コント ローラ100を用意しなければならず、面倒であった。 【0016】本発明は、このような状況に鑑みてなされ たものであり、通信制御を行うチップのチェックを容易 に行うことができるようにするものである。

[0017]

【課題を解決するための手段】本発明の通信制御装置 は、正常動作するかどうかをテストするためのテスト用 のデータを生成する生成手段を備え、パケット処理手段 および生成手段が1チップに収められていることを特徴 とする。

【0018】上記構成の通信制御装置においては、生成 手段が、正常動作するかどうかをテストするためのテス ト用のデータを生成するようになされており、パケット 処理手段および生成手段が1チップに収められている。

[0019]

4

【発明の実施の形態】図1は、LINK回路とPHY回 路とが、例えば別々のチップで構成される場合の、その LINK回路およびPHY回路をテストするテストシス テムの第1 実施の形態の構成例を示している。なお、図 中、図6における場合と対応する部分については、同一 の符号を付してあり、以下では、その説明は、適宜省略 する。即ち、このテストシステムは、外部コントローラ 100が設けられておらず、LINKチップ101また は102それぞれに代えて、LINKチップ1または2 10 が設けられている他は、図6のテストシステムと基本的 に同様に構成されている。

【0020】LINKチップ1は、テスト回路1Aを内 蔵しており、テスト回路1Aは、テストデータを出力す るようになされている。なお、図示していないが、LI NKチップ2も、同様のテスト回路を内蔵している。な お、LINKチップ2には、テスト回路を内蔵させない ようにする、即ち、LINKチップ2は、LINKチッ プ102と同様に構成することも可能である(LINK チップ1または2の少なくとも一方が、テスト回路1A 20 を内蔵していれば良い)。 /

【0021】図2は、図1のLINKチップ1の構成例 を示している。なお、図中、図7における場合と対応す る部分については、同一の符号を付してあり、以下で は、その説明は、適宜省略する。即ち、LINKチップ 1は、スイッチ11および12、並びにテスト回路1A が新たに設けられている他は、図7のLINKチップ1 01と基本的に同様に構成されている。

【0022】スイッチ11および12は、外部から供給 される制御信号にしたがって、ホストインターフェイス 30 13側またはテスト回路1A側のうちのいずれか一方を 選択するようになされている。テスト回路1Aは、テス トパケット用データ生成回路14 (生成手段)で構成さ れ、このテストパケット用データ生成回路14は、テス トデータを生成して出力するようになされている。

【0023】次に、その動作について説明する。

【0024】通常モードでは、スイッチ11および12 が、ホストインターフェイス13側を選択するように切 り換えられるとともに、ホストインターフェイス13が イネーブル (enable) 状態に、テスト回路 1 Aはディス 40 エーブル (disable) 状態とされる。従って、外部から のデータは、スイッチ11、ホストインターフェイス1 3、およびスイッチ12を介して、パケットデータ生成 /検出回路15 (パケット処理手段)に供給される。従 って、この場合、データは、パケットデータ生成/検出 回路15でパケットにされた後、トランスミッタ16お よびPHYインターフェイス18を介して出力される。 【0025】また、PHYインターフェイス18にパケ ットが供給された場合には、そのパケットは、レシーパ

17を介して、パケットデータ生成/検出回路15に供

50 給される。パケット生成/検出回路15では、レシーバ

17からのパケットが元のデータに復元され、スイッチ 12、ホストインターフェイス13およびスイッチ11 を介して、外部に出力される。

【0026】一方、テストモードでは、スイッチ11お よび12が、テスト回路1A側を選択するように切り換 えられるとともに、ホストインターフェイス13がディ スエーブル (disable) 状態に、テスト回路1Aはイネ ーブル (enable) 状態とされる。なお、ここでは、例え は、LINKチップ1からテストデータが送信され、L INKチップ2で、そのテストデータが受信されるもの とする。この場合、スイッチ11および12が、上述し たように切り換えられるのは、テストデータを送信する LINKチップ1だけで、LINKチップ2では、その ような切り換えは行われない。さらに、この場合、LI NKチップ2では、通常モードと同様に、ホストインタ ーフェイス13がイネーブル (enable) 状態に、テスト 回路1Aはディスエーブル (disable) 状態とされる。

【0027】LINKチップ1において、テスト回路1 Aは、イネーブル (enable) 状態とされると、テストデ ータを、スイッチ11および12に出力する。スイッチ 12は、テスト回路1A側を選択しているから、テスト 回路1Aからのテストデータは、スイッチ12を介し て、パケットデータ生成/検出回路15に供給される。 そして、以下、通常のデータを送信する場合と同様にし て、テストデータは、PHYチップ3および4を介し て、LINKチップ2に送信される。

【0028】テストデータを受信するLINKチップ2 においては、上述したように、スイッチ11および12 は、ホストインターフェイス13側を選択しているの で、通常のデータを受信する場合と同様にして、LIN Kチップ1からのテストデータが、PHYインターフェ イス18、レシーバ17、パケットデータ生成/検出回 路15、スイッチ12、ホストインターフェイス13、 およびスイッチ11を介して、外部に出力される。

【0029】また、LINKチップ1では、テスト回路 1 Aが出力したテストデータは、上述したように、スイ ッチ11にも供給されており、従って、スイッチ11を 介して、外部に出力される。

【0030】以上のようにして、LINKチップ1から 出力される、LINK2に送信したテストデータと同一 のテストデータと、LINKチップ2から出力される、 LINKチップ1から受信したテストデータとが、例え ば、ロジックアラナイザなどを用いて比較され、これに より、LINKチップ1および2、並びにPHYチップ 3および4が正常動作しているかどうかが確認される。 【0031】以上のように、テスト回路1Aを、LIN Kチップ1に内蔵させるようにしたので、例えば、図6 で説明した従来のように、チェックを行うのに、テスト データを生成するための外部コントローラ100などを

ができる。

【0032】なお、上述の場合においては、LINKチ ップ1からテストデータを送信し、LINKチップ2に おいて、そのテストデータを受信するようにしたが、そ の逆に、LINKチップ2からテストデータを送信し、 LINKチップ1において、そのテストデータを受信す るようにすることも可能である。但し、この場合、スイ ッチ11および12がテストデータを出力するように切 り換えられるのは、LINKチップ2についてだけで、 10 LINKチップ1については、そのような切り換えは行 われない。また、この場合、LINKチップ2では、ホ ストインターフェイス 13 がディスエーブル(disabl e) 状態に、テスト回路1Aはイネーブル(enable)状 態にされるが、LINKチップ1では、通常モードと同 様に、ホストインターフェイス13がイネーブル(enab le) 状態に、テスト回路1Aはディスエーブル (disabl e)状態にされる。

6

【0033】次に、図3は、本発明を適用したテストシ ステムの第2実施の形態の構成例を示している。なお、 図中、図1における場合と対応する部分については、同 一の符号を付してあり、以下では、その説明は、適宜省 略する。即ち、このテストシステムは、LINKチップ 1または2に代えて、LINKチップ21または22が 設けられ、さらに、LINKチップ21と22とがケー ブル23によって直接接続されている他は、図1のテス トシステムと基本的に同様に構成されている。

【0034】図4は、図3のLINKチップ21の構成 例を示している。なお、図中、図2における場合と対応 する部分については、同一の符号を付してあり、以下で 30 は、その説明は、適宜省略する。即ち、LINKチップ 21は、テスト回路1Aに代えて、テスト回路21Aが 設けられている他は、LINKチップ1と基本的に同様 に構成されている。

【0035】テスト回路21Aは、テストパケット用デ ータ生成回路14の他に、データ比較回路31(比較手 段) も有している。データ比較回路31は、スイッチ1 1を介して供給されるデータと、スイッチ12を介して 供給されるデータとを比較し、その比較結果を、外部に 出力するようになされている。

【0036】なお、図3のLINKチップ22も、図4 に示したLINKチップ21と同様に構成されている。 ここで、以下、適宜、図4に示した各プロックを、LI NKチップ21についてのものに関しては、各符号に、 下付きの21を付して、LINKチップ22についての ものに関しては、各符号に、下付きの22を付して、そ れぞれ記述する。即ち、例えば、LINKチップ21を 構成するホストインターフェイス13は、ホストインタ ーフェイス 1 3<sub>21</sub>と、LINKチップ 2 2 を構成するホ ストインターフェイス13は、ホストインターフェイス 用意する必要がない。即ち、チェックを容易にすること 50  $13_{22}$ と、それぞれ記述する。但し、LINKチップ 2 2における、テスト回路21Aに相当するテスト回路 は、例えば、図3に示すようにテスト回路22Aと記述 する。

【0031】次に、その動作について、図5のタイミン グチャートを参照して説明する。なお、通常モードで は、図1および図2における場合と同様にして、データ のやりとりが行われるので、その説明は省略し、ここで は、テストモードにおける場合についてだけ説明する。 【0038】テストモードでは、LINKチップ21に おいて、スイッチ1121および1221が、テスト回路2 1 A 側を選択するように切り換えられるとともに、ホス トインターフェイス 1 321 がディスエーブル(disabl e) 状態に、テスト回路21Aがイネーブル (enable) 状態にされる。さらに、LINKチップ22において も、スイッチ1122および1222が、テスト回路22A 側を選択するように切り換えられるとともに、ホストイ ンターフェイス1322がディスエーブル (disable) 状 態に、テスト回路22Aがイネーブル (enable) 状態と される。

【0039】そして、例えば、いま、LINKチップ2 1からテストデータが送信され、LINKチップ22 で、そのテストデータが受信されるものとすると、テス トデータを送信するLINKチップ21のテスト回路2 1Aを構成するデータパケット用データ生成回路1421 またはデータ比較回路3121のうち、データパケット用 データ生成回路 1 421はイネーブル (enable) 状態に、 データ比較回路 3 1 21 はディスエーブル (disable) 状 態にされる。また、テストデータを受信するLINKチ ップ22のテスト回路22Aを構成するデータパケット 用データ生成回路1422またはデータ比較回路3122の うち、データパケット用データ生成回路1421はディス エーブル (disable) 状態に、データ比較回路 3 1 21 は イネーブル (enable) 状態にされる。

【0040】LINKチップ21において、イネーブル (enable) 状態にされたテストパケット用データ生成回 路1421は、テストデータを、スイッチ1121および1 2<sub>21</sub>に出力する(図 5 (A))。 スイッチ1 2<sub>21</sub>は、テ スト回路21A側を選択しているから、テストパケット 用データ生成回路1421が出力したテストデータは、ス イッチ1221を介して、パケットデータ生成/検出回路 1521に供給される。そして、以下、通常のデータを送 信する場合と同様にして、テストデータ(のパケット) は、PHYチップ3および4を介して、LINKチップ 22に送信される(図5(B))。

【0041】また、LINKチップ21において、スイ ッチ1121も、テスト回路21A側を選択しているいる から、テストパケット用データ生成回路1421が出力し たテストデータは、スイッチ1121を介して出力され る。いまの場合、LINKチップ21のスイッチ1121 8

ル23 (図3) を介して直接接続されており、従って、 スイッチ1 121を介して出力されたテストデータは、L INKチップ22のスイッチ1122に供給される(図5 (D))。スイッチ1122は、上述したように、テスト 回路22A側を選択しており、従って、スイッチ1122 に供給されたテストデータは、テスト回路22Aに供給 され、イネーブル (enable) 状態になっているデータ比 較回路3122で受信される。データ比較回路3122で は、以上のようにして供給されるテストデータが記憶 (ラッチ)される(図5(D))。

【0042】そして、PHYチップ3および4を介し て、LINKチップ21から送信されてきたテストデー タ(のパケット)(図 5 (B))は、LINKチップ 2 2のPHYインターフェイス1822で受信され、レシー バ1722およびパケットデータ生成/検出回路1522を 介して、スイッチ1222に供給される。スイッチ1222 は、テスト回路22A側を選択しており、従って、パケ ットデータ生成/検出回路1522を介して供給されたテ ストデータは、スイッチ1222を介して、テスト回路2 20 2Aに供給される(図5(C))。テスト回路22Aで は、スイッチ1222を介して供給されたテストデータ が、イネーブル (enable) 状態になっているデータ比較 回路3122で受信される。データ比較回路3122では、 スイッチ1222を介して供給されたテストデータ(図5 (C)) と、スイッチ1122を介して供給され、既に記 憶されたテストデータ(図5(D))とが比較され、比 較され、これにより、LINKチップ21および22、 並びにPHYチップ3および4が正常動作しているかど うかが確認される。そして、正常動作しているかどうか の確認結果に対応して、その旨を示すフラグが外部に出 力される。

【0043】以上のように、テスト回路21Aまたは2 2Aを、LINKチップ21または22にそれぞれ内蔵 させるようにしたので、例えば、図6で説明した従来の ように、チェックを行うのに、外部コントローラ100 などを用意する必要がない。さらに、この場合、ロジッ クアナライザなどの計測器も用意する必要がない。即 ち、チェックを、より容易にすることができる。

【0044】なお、上述の場合においては、LINKチ 40 ップ21からテストデータを送信し、LINKチップ2 2において、そのテストデータを受信するようにした が、その逆に、LINKチップ22からテストデータを 送信し、LINKチップ21において、そのテストデー タを受信するようにすることも可能である。但し、この 場合、テスト回路21Aを構成するデータパケット用デ ータ生成回路 1 421 またはデータ比較回路 3 121 は、そ れぞれディスエーブル (disable) 状態またはイネーブ ル (enable) 状態にされ、また、テスト回路22Aを構 成するデータパケット用データ生成回路1422またはデ と、LINKチップ22のスイッチ1122とは、ケーブ 50 ータ比較回路3122は、それぞれイネーブル (enable)

状態またはディスエーブル (disable) 状態にされる。

【0045】以上、本発明を、IEEE1394の規格 に準拠した通信制御を行うチップに適用した場合につい て説明したが、本発明は、その他の規格に対応した通信 制御を行うチップにも適用可能である。

【0046】なお、本実施の形態では、LINK回路 と、PHY回路とを、別々のチップで構成するようにし たが、これらは、1チップで構成することも可能であ る。

#### [0047]

【発明の効果】以上の如く、本発明の通信制御装置によれば、データをパケット化するとともに、パケットをデータに復元するパケット処理手段と、正常動作するかどうかをテストするためのテスト用のデータを生成する生成手段とが1チップに収められているので、正常動作するかどうかのテストを容易に行うことが可能となる。

#### 【図面の簡単な説明】

【図1】本発明を適用したテストシステムの第1実施の 形態の構成例を示すプロック図である。

【図2】図1のLINKチップ1の構成例を示すブロッ 20 回路(比較手段) ク図である。

【図3】本発明を適用したテストシステムの第2実施の 形態の構成例を示すプロック図である。

10

【図4】図3のLINKチップ21の構成例を示すブロック図である。


【図5】第2実施の形態の動作を説明するためのタイミングチャートである。

【図 6 】従来のテストシステムの一例の構成を示すブロック図である。


【図7】図6のリンクチップ101(102)の構成例 10 を示すブロック図である。


#### 【符号の説明】

1,2 LINKチップ, 3,4 PHYチップ, 5 ケーブル, 11,12 スイッチ, 13 ホストインターフェイス, 14 テストパケット用データ 生成回路(生成手段), 15 パケットデータ生成/ 検出回路(パケット処理手段), 16 トランスミッタ, 17 レシーバ, 18 PHYインターフェイス, 21,22 LINKチップ, 21A,22A テスト回路, 23 ケーブル, 31 データ比較 回路(比較手段)




LINKチップ 1





LINKチップ21

【図5】



【図 7】

15
16
18
Host I/F 生成/検出回路
PHY
I/F

LINKチップ 101 (102)